(13) 日本医特許庁(JP)

(51) Int. C1. \*

HOIL 23/50 21/60 m公開特許公報 (A)

疗内室理器

(11)特許出籍公院委員

特開平8-306853 (43)公MB 平底8年(1996) 11月22日

9	FI	拉伯表示医历		
	HUIL 23/50		5	
	21/60	• • •		

22/12 23/28		23/2 23/1	•
		等至以求 系	表表示 原水塔の数17 OL (全20度)
(21) 出用音号	特数平7-110380	(71)出票人	0 0 0 0 0 5 2 2 3
(22) <b>23 5</b>	平成7年(1995)5月9日		客主通報式金社 神疾用集用病市中原区上小田中4 丁音1 章 1 号
	·	(72) 発明者	林田 斯大 神奈川珠川城市中原区上小田中1015巻
			地 富士遊集式会社内
		(72)発明者	佐嘉 光幸
		1	神奈川県川崎市中原区上小田中1015巻
			地 富士进辞式会让内
		(10)代理人	东理士 P束 忠彦
		. [	
	•	1	

最終質に取く

## (54) 【発明の名称】 半導体装置及びその製造方法及びリードフレームの製造方法


监别定号

111

#### (57) (夏約)

【目的】本発明に半途体チップ及びリードを営作計止した様成を有した半途体を置及びその製造方法及び当該半途体を置に用いるリードフレームの製造方法に関し、半途体チップの連続性を破行しつつ外部電影様子の反体化、製品コストの低減及び生産効率の向上を図ることを目的とする。

【様成】第1のピッテで電極パッドもが形成された半部体テップ 2 と、電極パッドもとワイヤをそ介して電気的に指統されるリード3 と、半導体テップ 2 を対止する対比が取るとを集倒する半導体温度において、即記リード3 に外系体環境子となる突起9 を上記第1のピッチと異なる第2のピッチで形成すると共に、同記対止単様4が電低パッドもとリード3 との間に引き固されたワイヤをを対止し、かつ前記模起9 を放出させるよう配位したものである。



#### (特許建筑の範囲)

《鉄珠項1》 第1のピッチにて形成された発径パッド が形成された半導体チップと、

前記を極バッドと記録を介して電気的に推放されるリー

前記半級体チップを封止する封止樹脂とを具備する半部 体準度において、

京記リードに外部長院建于となる突起を、上記第1のピ ッチと異なる第2のピッチで形成すると共に、

き回された記録を封止し、かつ前記兵起を兵出させるよ う記載されることを特徴とする単導体構成。

【延求項2】 第1のピッチにて形式された電極パッド が形成された半導体チップと、

前記章様パッドと配線を介して電気的には流されるリー F.A.

前記半導体チップを封止する対止根限とを具備する半導 体禁煙において、

和記り一ドに外部接続端子となる交配を上記第1のビッ テと異なる第2のピッチで形成すると共に、

羽紀半導体チップに形成された前記者をパッドの記載面 を基準とし、前記配位面における前記針止機場の序さ が、前足足攻面から前記突起までの高さ寸圧以下で、か つ何記記数節から和記記録までの高さ寸往以上となるよ う構成したことを特徴とする半導体装置。

【請求項3】 請求項1または2記載の半導体基礎にお IT.

122年基体チップと前記リードとモポリイミド原を接着 『として接合したことを特徴とする単導体祭業。

:装屋において、

1足交配を前足リードと一体的に形成したことを特定と " 马牛坦体装置。

「森水頂5) - 京次項1乃至4のいずれかに記載の半温 差置において、

記記典としてワイヤを用いたことを特殊とする予選体

技术項6) は水項1乃至5のいずれかに記載の半導 芝居において、

歴状項7] 外部技統領子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

記り一ド或いは半導体チップの少なくとも一方にポリ ミド隊を配設し、府記ボリイミド属を介在させて応见 ードと前記半選体チップを原定性圧力で体圧しかつ系 皇屋に定然することにより、 町紀ボリイミド原をはた 11、艾斯萨马士人名西班里通过 30、艾人多用金宝人用

一ドとを配算を引き回し推統することにより、 前記電艦 パッドと前記り一ドとも考点的に住院する挫灰工役と、 前記記集及び前記申請体チップの所定範囲或いは全部を 封止すると共に、同記疾患の少なくとも常面を爲出する よう好止緊痛を記憶する對止複雜配益工性とを具備する ことを特殊とする単導体経営の製造方法。

【諸求項8】。 諸求項7記載の半退化協産の製造方法に おいて

前記注合工程でポリイミド度により向記リードと向記率 森尼封止指揮が前記を僅パッドと前記リードとの間に引 (0 媒体チップを接着する型、前記ポリイミド駅として無面 に熱可塑性を有する技术系を記載したものを用いたこと を特定とする半導体基盤の製造方法。

【正求項9】 ・ 意求項7をたは8記載の半選件区型の型 通方圧において.

前記技能工程で、前記を鑑パッドと前記リードとモダイ レクトリードボンディング注により名気的に住状したこ とも特徴とする半導体を造の製造方法。

【鉄水理10】 インナーリード部とアウターリード部 とも有した複数のリードが形成されたリードフレームに 10 BUT.

前記アウターリード部のリードピッチに対して前記イン ナーリード缸のリードピッチを小さく改定すると共に、 **和記アウターリード部に一体的に交配を形成したことを** 特殊とするリードフレーム。

【諸求項11】 雄求項10記載のリードフレームにお NT.

前記アウターリード部のリードピッチ (P...) と前記 突起の形成位置における前記リードの厚さ(W)とが略 等しく(P... ≒W)、かつ収記インナーリード部のリ 【放求項4】 「技术項1万至3のいずれかに配包の半さ 10 ードビッテ(P...)が前紀アウォーリード系のリードビ ッチ(P...) の結半分のピッチ (P...= P... / 2) であることを特徴とするリードフレーム。

> 【は水項12】 は水項10または11記載のリードフ レームの製造方法において、

> 基材に約疋交配の形成位置にマスクモ配数した上で、和 記載材に対してハーフエッチングを行う第1のエッチン グエ独と、

町配第1のエッチング工程の終了後、 町記リード形式位 産にマスクモ配益した上で、前記書材に対してエッチン 記支起にパンプを形成したことを特徴とする辛退体器 (0) グモ行いリードを形成する第2のエッテング工程とモ具 集することを特定とするリードフレームの製造が圧。

【鉄水項13】 緑水項10または11記載のリードフ レームの製造方法において、

重ね合わせることにより前記突起の原定をさ寸法となる よう延歩が退定された第1の基材と第2の基材を用き L.

和記事(の基料に、中面積した点に約記り一トの形けと CARECTAL COST AND TENDED OF THE

屋するよう交長パターンを形成する英足パターン形成工 程と、

町記リードパターンが形成された前記第1の番材と、町 記典記パターンが形成された前記第2の番材を重ね合わ せ、前記典記の形成位置において前記リードパターンと 前記典記パターンが推薦されるよう前記第1の番材と前 記算2の番材とを複合する複合工程と、

前記第1の基材及び第2の基材の不要部分を比定する原 去工程とも具備することを特徴とするリードフレームの 製造方法。

【鍵式項14】 数求項10またに11記載のリードフレームの製造方法において、

基材に、平面接した単に向記リードの形状となるようリードパターンを形成するリードパターン形成工程と、 和記リードパターン形成工程法、形成されたリードパターンの所定位置に向記交配を形成する交配形成工程とを 具備することを特徴とするリードフレームの製造方法。 【森求項15】 は太原14元最のリードフレームの製造方法において、

前紀突起形成工程は、印記リードパターンの所定位置に 10 パンプを単数式いは複数性み重ねることにより前紀突起 を形成したことを特置とするリードフレームの製造方 法。

【雑求項16】 盆水項14記載のリードフレームの最 連方性において、

和記典起形成工程は、构記リードパターンの所定位置に 通常性部材を配設することにより和記典起を形成したこ とを特徴とするリードフレームの製造方法。

(禁求項17) 証法項14記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置を 歴性加工することにより前記突起を形成したことを特定 とするリードフレームの伝達方法。

【発明の耳線な反明】

[0001]

【産業上の利用分類】本発明は半温化器度及びその製造 方法及びリードフレームの製造方径に係り、特に半温化 デップ及びリードを制度対止した機成を有した半温化器 度及びその製造方法及び当該半退化名置に用いるリード フレームの製造方法に関する。

【0002】近年、電子機器のダウンザイジング化に体い、半端体装度の高密度化及び幸福体装置の高密度変異化が図られている。一方で、電子機器の信頼性の向上も交まれており、これにはいまる体装置の信頼性も同上させる必要がある。更に、半温体装置は登品コストの係員も発言れている。

【0002】よって、上記したを見求を乗品し方を生滅 体保室が空間ので、お、 ップチップ方式の実装構造が知られており、マルチ・デップ・モジュール(M C M)において広く席いられている。このM C M で用いるフリップチップ実践は、複雑な上をしていない半端体チップ(ベアチップ)の電極パッドにパンプを形成しておき、このペアチップを基度(マザーボード)に形成された電極和にフェースダウンは、ディングすることにより実体する様点とされている。

(0005)上記のフリップチップ方式の実品検定を用いることにより、高密度に半導体製品をマデーボードに配放することが可能となり、またペアチップに原理形成されたパンプを用いてマザーボードに電気的に指統されるため、電気的特性を向上させることができる。
(0005)

【見明が解決しようとする双型】しからに、施規訂止がされていないペアテップは、利無性、提減的強度、及び耐度性が強いという問題点がある。また、ペアテップに形成されている電域パッドに直接パンプが形成された配換環境子を形成するため、ペアテップに形成されているのはアッドのレイアウトがそのままが原接規模字(パンプ)のレイアウトとなってしまう。

10 (0008)また、これを解決するためにチップ芸匠にプロセス処理を行い、配牌を引き回すことにより団体化を図ることが考えられるが、この様式では配牌の引き回しに本程度を有する多くの工程を必要とし、製品コストの上昇及び生産効率の低下を招いてしまうという問題点があった。

【0009】 本発明は上記の点に振みてなされたものであり、 半線体チップの体質性を維持しつつか配金極選子の呼ばか 製品コストの歴史及び主産が取の向上を回りうる半線体製造及びその製造方法及びリードフレームの 製造方法を提供することを登的とする。

(0010)

(成題を展及するための手数)上記の課題は下記の各手段を譲じることにより解決することができる。 は太頂 1 記載の見明では、第1のピッチにて形成された電極パッドと記録を介して電気的に作成されたリードと、前記半幅はチップとけして電気的に作成されるリードと、前記半幅はチップを打止する対比を経過とそれ属する二級は各番におい

5 された配牌を封止し、かつ前紀交后を貸出させるよう配 立されることを特徴とするものである。

[0011] また、諸忠項22元式の見明では、第1のビ ッチにて形成された豊極パッドが形成された半導体チッ プと、前記竜極パッドと記録を介して電気的に推統され ろりードと、前記半端体チップを封止する対止密轄とを 見貫する半導体装度において、前記リードに外部性核禁 子となる突起を上記第1のピッテと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 急感パッドの配設面を基準とし、前記配設面における前 i0 一ド郵に一体的に突起を形成したことを共同とするもの 尼封止財産の厚さが、約記記設置から約記交名までの高 さ寸法以下で、かつ約尼尼双面から数尼尼美生での為さ 寸捨以上となるよう構成したことを特徴とするものであ

. 【0012】また、技术項3記数の見明では、前記試求 項1または2記載の半退体装置において、前記半導体チ ップと幻記リードとをポリイミド蘇を技拳剤として接合 したことを特征とするものである。

【0013】また、独求項4記載の発明では、和記請求 ・項1乃至3のいずれかに延載の半導体装置において、刷 20 明では、前記算求項10または11記載のリードフレー 記突起を前記リードと一体的に形成したことを特徴とす ろものである。また、px求収Sに至の発明では、ppに放 求項1万至4のいずれかに記載の半導体装置において... 前記記録としてワイヤを用いたことを特征とするもので 85.

【0014】また、森水頂6記載の発明では、森記森水 項1万至5のいずれかに記載の半導作装置において、最 記失起にバンブを形成したことも特徴とすうものであ る。また、技术項7記載の発明では、半導体装置の監通 れてなるリードを形成するリード形成工程と、前足リー ド或いは半退なチップの少なくとも一方にポリイミド版 を配位し、前花ポリイミド草を介在させて和記りードと **刷記半導体チップモ所定押圧力で押圧しかつ所定尾反に** か急することにより、 ねだポリイミド裏を推る所として 可尼リードと前記半導体チップとを確合する指合工程 と、府記半選体チップに形成されている名様パッドと森 記り一ドとを配摘を引き回し推薦することにより、 前庭 さらパッドと前足リードとで意気的に推議する推禁工程 5.毛軽止するど共に、和記典名の少なくとも電面を奪出 こうよう封止技能を配放する対止制度配放工程とを負債 「ろことを行世とするものである。

(0015)また。技术項8記載の発明では、前記技术 17 琵琶の単語体装置の登记方法において、前記接令エ でポリイミド層により約定り一ドと前記を選ばきリア 陈老不去地,却这州リ州之中日として广东江外可景位 可ずを接着前を配びしたものを用いたことを決てして

項7または6に記載の中途体室面の製造方法において、 前記推校工程で、前記電機パッドと前記リードとモダイ レクトリードボンディング性により電気的に技術したこ とを特定とするものである。

**(0017)また、は求項10定程の発明では、インナ** ーリード配とアウターリード邸とそ若したは気のリード か形成されたリードフレームにおいて、糸足アウターリ ード部のリードビッテに対して乾にインナーリード記の リードピッチを小さく改定すると共に、叙稿アウターリ てある.

【0018】また。健康項11記載の発明では、前記録 求項10記載のリードフレームにおいて、お兄アウター リード部のリードビッチ(P...) と爪記交包の形成位 産における前記リードの邸さ (W) とが結ちしく (P ... 年W). かつ前記インナーリード節のリードピッチ (P;,) が粒紀アウターリード載のリードビッチ (P ... ) の稿半分のピッチ (P..ゃP... / 2) であるこ とを特殊とするものである。また、ロボ塩12位置の見 ムの製造方法において、基材に前記英名の形成位置にマ スクモ配投した上で、扇花書材に対してハーフェッチン グを行う第1のエッチング工程と、前記第1のエッチン グ工程の終了後、前記リード形成位属にマスクを配放し た上で、収記者材に対してエッテングを行いリードを形 成する第2のエッチング工程とも具備することを特徴と するものである。

【0019】 また、盆水項13記載の発明では、胸記詞 求項10または11記載のリードフレームの製造方法に 方法において、外部技術電子となる部位に突起が形成さ 10 おいて、重ね合わせることにより前記交尾の所定系さす **法となるよう医療が選定された第1の番目と第2の番目** を角巻し、前記第1の書材に、平面視したほに前記り一 ドの形状となるようリードパターンを形成するリードパ ターン形成工程と、前記賞2の番材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 交起パターン形成工権と、 粒包リードパターンが形成さ れた前記第1の基材と、前記祭品パターンが形成された 収記第2の基材を重ね合わせ、救起突起の形成位置にお いて森記リードパターンと前記袋起パターンが検雇され こ。和記記線及び前記中導体テップの所定範囲収いに全 40 ちよう前記第1の基材と取記第2の基材とを持合する権 合工性と、前記第1の番組及び第2の番組の不要部分を 除去する除去工程とそ具備することを特徴とするもので あろ.

> (0020) 宝九、键字序14花层の免费では、応花及 ペティッキだは 1 1 記載のリードフレームの監査方法に おいて、名材に、中面接した際に飛起り一ドのおけとな さようりートバターンを形成でもりードバターシャで11 C - -::

【0021】また、数水項15元素の見料では、前応電水項14元数のリードフレームの製造方法において、前記突起形成工程は、前記リードパターンの所定位置にバンプを単数或いは放散状み重ねることにより前記突起を形成したことを特益とするものである。

【0022】また、技术項16尼数の発明では、前記技术項14記数のリードフレームの製造方法において、前足突起形成工程は、前足リードパターンの所定位置に導動性節制を配放することにより前足突起を形成したことを特徴とするものである。

【0023】更に、は水瓜17亿年の発明では、紅花原 水項14亿年のリードフレームの製造方法において、和 記典B形成工程は、和記リードパターンの所定位置を置 性加工することにより和記典Bを形成したことを特徴と するものである。

#### [0024]

【作用】上記した各手数は、下記のように作用する。程 求項1及びは求項2記載の発明によれば、半線体チップ は対止例類により対止されるため、射熱性、機械的速度 及び副個性を向上させることができる。また、電極パッ 10 ドモリード及び配理を用いて引き回すことができるため、リードのレイアウトを電極パッドのレイアウトを電極パッドのレイアウトに得 わらず設定することが可能となり、実体基底とのマッテ ング性を向上させることができる。また、対止指揮は引 き回された配数を確実に保度するためこれによってもは 類性を向上させることができ、また外部性収録子は対止 制度から露出しているため実ង基底との電気的接段を発 実に行うことができる。

【0025】また、緑水項322型の発明によれば、選索 半導体チップとリードとの絶縁材として配数されるポリ 30 イミド原を接着剤として用いてっため、米線体チップと リードの絶縁と後含を一括的に行うことができる。よっ て、絶縁材と接着剤とも別価に配数する機能に比べて機 達の簡単化及び製造の容易化を図ることができる。

(0026)また、放水型4記載の発明によれば、交足をリードと一体的に形成したことにより、交配とリードを制備の材料により構成する場合に比べて構造の形単化を図ることができる。また、放水準5記載の見明によれば、配達としてサイヤを用いたことにより、助記した電気パッドとリードとの間における配数の引き回しを含らに行うことができる。

【0028】また、様様工程では半点体チップに形成されている電極パッドと前にリードとを配換を引き回した 成するため、この引き回しを適宜な定することにより、 電極パッドのレイアウトに対してリードのレイアウト 変更することが可能となる。また、半導体状態にリード 形成工程、接合工程、接尿工程及び對止燃剤を設定とである。 4工程のみで製造される。このように少ない工程できる。 (4素度が製造されるため、生産効率を向上させることが できる。

【0029】また、経球項8記載の発明によれば、ポリ 10 イミド郷として病菌に無可塑性を有する推考剤を配設し たものを用いることにより、ポリイミド級に印加する仏 皮等を所定範囲内に制御することなく接合処理を行うこ とだってっため、後合蛇理を容易に行うことができる。 【0030】生た、雌素項9匹戴の発明によれば、技統 工程で、気軽パッドとリードとモダイレクトリードポン ディング佐を用いて章気的に推放するため、原単かつ程 実に電話パッドとリードとの技術処理を行うことができ る。また、は求項10及び旦求項11記載の発明によれ ば、アウターリード部のリードピッチに対してインナー リード部のリードピッチが小さく立定されているため、 インナーリード部が電気的に圧放される半導体チップの **電低パッドの配数ピッチが小さくてもこれに対応させる** ことができ、かつ実装基底と電気的に接続されるアウタ ーリード部のリードピッテは大きいため、実在基底への 実装住を向上させることができる。また、突起がアウタ ーリード郵に形成されることにより、この突起を外配ば 使業子して用いることができ、これによっても実践性を 向上させることができる。

(0031)また、森木頂12辺底の見味によれば、東 1のエッテング工程において突起の形成に関にマスクを 配立した上で基材に対してハーフエッテングを行うこと により、空間形成位置を除く部分の返原を得くし、更に 第2のエッテング工程においてリード形成位置にマスク を配益した上で第1のエッテング工程が終了した基材に 対してエッテングを行うことにより、突起が一体的に形 成されたリードを形成することができる。

【0032】ここで、リードを形成するロにリードのビッチに基材の仮序により決定されてしまう。具体的に に、リードのビッチに基材の板原と結構しいビッチにしか形成することはできない。よって、海い坂厚を無いる 短リードビッチを核ビッチ化することができる。

(0033)ところが、交配が形成されるリードでは基材の販序は交配の高さにより決まってしまい、交配の高さと等しい低度を有する基材を単にエッチング処理したのでは雑ピッチのリードを形成することができない。しかるに、上記のように素:のエッチング工程においては

も狭ピッチのリード形成を行うことが可能となる。尚、

上記説明から朝らかなように、交起の尼丘ピッチは三様。 の坂厚と結構しいピッチまで後ピッチ化することができ

【0034)また、結束項13記載の発明によれば、第 1 の蓄材及び第 2 の番号に重ね合わせることにより突起 の所定而さずほとなるよう低厚が選定されているため、 各番材の低厚は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工機では、この底屋の高い賞 1 の名材に対してリードの形状となるようリードパター (0 0 4 1)また、インナーリード部3gと半説体チッ ンを形成するため、先に苁蓉した飯屋とリードピッテの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも前記完起の形成位置に位置するよう 突尼パターンを形成し、接合工程において上記第1の基 材と第2の基材を異ね合わせ接合することにより、交配 の形成位置においてリードパターンと突起パターンが技 履され、この位置における板厚は突起の所定高さとなっ る。続く除去工程では不要部分が除去されリードが形成 10 ている。 される.

【0036】従って、上記のようにリードパターンの形 紅筒には佐厚は薄いためリードピッチを狭ピッチ化する ことができ、また突起形成位置においてはリードパター ンと欠起パターンが技器されることにより所定者さの英 起を形成することができる。また、彼求項14記載の発 明によれば、リードパターンを形成するリードパターン 形成工程と、交起を形成する突起形成工程とを別位に行 うことにより、基材の厚さを発足の案さに持わらず選定 することができ、よって違い名材を用いることによりリー10 厚さ(図中、矢印目で示す)が、底底から突起9の先端 ードパターンの技ピッテ化を図ることができる。また. 突起形成工程においては、任意の高さも有する突起も反 成することが可能となり、設計の自由展を向上させるこ とがてきる。

【0037】更に、技术項15万量17亿章の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる。

#### (0038)

(実施例)次に本発明の実施例について原面と共に反射 する。図1及び図2は、本発明の一実施術である半端体 禁護1 を示している。図1は半退体装置1の新面図であ り、また図2は半端体装置1を底範図である。

(0039)を図に示されるように、半導体禁毒1は大 結すると中華のチップで、推立のリードコ、対比をなっ 1.及びパンプ5等によりは成されている。半点はテッ ブマは、 底面の中央位置に指定の電腦パッド 6 が一部に 対なされている。また、複葉のサード3は、ディインボ

【0040】このポリイミド底7は、半端体テップ2の 二二に応成された回発医2人とリード3とを考気的に絶 経する絶縁郎材として機能すると共に、 ほどするように ポリイミド膜7は半端体チップ2とリード3とを住きて ろ度考察として保難している。 このように、ポリイミド 戻 7 に絶後部材と推着期の双方の機能を所たせることに より、絶迹材と診察剤とも制限に配益する様式に比べ、 半選体装置 1 の横道の簡単化及び製造の容易化を図るこ \_\_とができる。

10

プ2に形成された電塩パッド6との間にはワイヤ6か足 辞されており、このワイヤ8を介して半端はテップ2と リード3は電気的に限度された根式とされている。更 に、モリード3に設けられたアウターリード鋭3bの死 定位優には、外部推奨電子となる交起9が一体的に形成 されている。上記異症とされたリード3は、そ回に示さ れるようにその大部分が中等体チップでの起面上に配位 された横成の、いわゆるリード・オン・チップ(LO C) 検達となっており、半年体装置1の小型化が図られ

「T T 1 2 )また、封止整路 4 は例えばエポキシ樹線上 りなり、後述するようにモールディングにより形成され ている。この対止部落4は、半導体チップ2の起節及び 剣笛の示定節器に記録されている。しかるに本実施例で は、半導体チップでの上面においては、放熱性を向上さ せる面より対止部毒(は配益されていない検査とされて いろ..

(0043)上記封止世際4は、半点はチップ2の電塔 パッド 6 の配数節(底面)を基準とし、この底をからの までの高さ寸法(四中、矢印Wで赤十)以下で、かつ丘 節からワイヤミのループ最上部までの高さ寸法(図中、 矢切りで示す)以上となるよう構成されている(カ幺H ≦W)。この核成とすることにより、突起りの少なくと も先端部94は従来に対止密証4から成出し、またワイ 七8及び突起9の森出館分を除くリードコは討止習語4 に対止された構成となる。

【0044】このように、本実元例の半点体基準1に、 半端体チップ2の原定電腦(上面を除く部位)を封止権 押 \* . \*\*\*\* 北された構成となるため、耐無性、破滅的性度 及び副歴柱を向上させることができる。また、封止総称 4はワイヤミを確実に発揮するため、これによってもギ 選集業職1の信頼性を向上させることができ、更に升起 **度度属于となる奈思9の少なくとも先端期98は罹実に** 村止複雑くから耳出するため、実装蓄重10との電気的 厚戌を確実に行うことができる。

[0045] ttT | E15#1-T+##+, 7269.

ている。周辺に示されるように、リード3は編集するイ ンナーリード部3gのリードピッチ(②中、矢印P。。で 示す)が原接するアウターリード取る6のリードピッチ (四中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード部3gのリー ドピッチP.. はアワターリード部36のリードピッチP ... の結半分のピッチ (P...ェP... /2) となるよう 横成されている。また、後に非述するように、アウター リード部ュレのリーエピッチで、、上交記9の形成位置~。 におけるリード3の厚さWとが筋等しくなるよう核式さ 10 れている (P... ww) .

【0046】上足のように、アウターリード配3Bのリ ードビッチP... に対してインナーリード部3gのリー ドビブテア、が小さく森走されることにより、インナー リード部3aが着気的に住戻される半部はチップ2の名 低パッド6の配位ピッチが小さくてもこれに対応させる。 ことができ、かつ実装器振りりと電気的に接続されるア ウターリード群3b(夜起9)のリードピッチP... は 大きいため、中華体装置1の実装蓄板10に対する実装 性を向上させることができる。

【0047】一方、本実施例に係る半部体装置1は、半 半体チップでに配取されている電極パッド6に直接パン プラを形成し実装基板10に技能するのではなく、電板 パッド6とインナーリード部3aとの間にワイヤ8モ引 を回した上でリード3を介して実装基板10に技能する 枫成とされている。従って、電極パッド6をリード3及 びワイヤミモ用いて引き回すことができるため、リード 3のレイアりトを電極パッド6のレイアウトに持わらず **設定することが可能となる。** 

【0 0 4 8】 具体的には、図 2 に示す例では、半退体チ 10 ップでの中央に形成されている電極パッドもモワイセル 及びリード3を用いて引き回し、外部性表端子となる姿 起りモ半連はテップ2の外属位置に引き出している。ま た。因うに示されるように、電性パッドもが卓温はチッ プ2の外周位置に形成されている場合には、本発明を追 用して名をパッド6モワイヤ8及びリード3を用いて引 き困すことにより、電腦パッドもの形成位量より内側に 外部技术属子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部検索をデとなる

【0049】このように、竜岳パッド6モリード3及び ワイヤ8を用いて引き囲すことが可能となることによ り、実装基板10と半導体装置1とのマッチング症を向 上させることができ、外部技術増予となる英紹9のレイ アウトを認識が感性疾電子のレイアウトになるに立まる ことができる。よって、中枢体制室(を用いるユーザ鉄 の角性を可属することができる。

は、リード形成工程、报合工程、程度工程及び打止程序 配成工程の基本となる4工程と、これに介稿するパンプ 形成工程。は禁工程の2工程を行うことにより製造され る。以下、各工程器に反映するものとする。

1:

【005]】回5万至89はリード形成工程の第1実施 例を示している。このリード形式工程は、リード3の益 材となるリードフレーム11を形成するための工程であ a. リードフレーム11を形成するには、先ず回5に示 されぎような平板状の監督128角ますを、このを介! 2は、例えば4.2プロイギのリードフレームは料であ り、またその被揮は形式しようとする突起9の高さ寸圧 Wと等しいものが選定されている。

【0-0 5.2】上記の番材1.2に対しては、元十四6に示 さからようにてふる13 (日地で売す) が日かられる。 このマスク13は、所定の交后9の形成位属(図中、50 無符号14で示す)及びクレドール形成位置(図中、ジ 配符号 1'5 で示す)に配立される。

【0053】上記のようにマスク13が配置されると、 戻いて番材12に対してハーフエッテング処理(第1の 10 エッテング工程) が実施される。本実施例においては、 ウエットエッチング性により基材12に対してハーフェ ッテング処理を行っている(ドライエッテング処理书の 也のエッテング方法を用いることも可能である)。 また エッテング時間は、エッチングにより過去される部分 (図6で白丝をで示される部分)のほさが、基材12の 板厚Wの半分の寸法(W/2)となるよう欲定されてい

【0054】このハーフエッチング処理が終了し、マス ク13を取り終いた状態を図りに示す。この状態では、 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚をWモ札持しており、 地の部分(タ **風荷号16で示す)はハーフェッチングによりそのほさ** サルはW/2となっている.

【0055】上記のようにハーフェッテング処理が共下 する。尽いて図をに示されるように所定のリード3の形 成位属(参照符号18で示す)及びクレドール形成位置 15にマスク17(製地で示す)を配送した上で、この 多材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 現居96半退体チップ2の外側位度に配益することも可:40 扱いて書材12に対してエッチング処理(第2のエッチ ング工物)が宝坂され基材12のマスク17が配位され た位置以外の部分を除去する。これにより、回りに示す リード3の所定的状を有した理なのリード3を具備する リードフレーム11が形成される。肉、必要に応じてこ のリードフレーム11の所定品は(リード3の形成区) 二、ルニノッキ等を応してもよい。

> 【0057】 このようにお詫をれたリードフレーム 1.1 は ニー・スカイン デニャニ・ロフ・コ

ーリード町38及び交配9の形紅位置を除くアウターリ ード郎30の年さサほはW/2となってる。

[0058] ここで、リードピッチと番材 [ 2の仮序と の保保について収明する。顧記したように、リード3を 形成する草にリード3のピッチは善材12の板厚により 決定されてしまい。 真体的にはリードピッチは差材 1.2 の低厚と終帯しいピッチにしか形成することはできな い。よって、益材12の佐厚が吊い投リードピッチを畏。 ピッチ化することができる。

は基材12の低度は突足9の高さにより決まってしま い、突起9の高さと等しい底厚を有する基材12を単に エッテング処理したのでは狭ビッチのリードも形成する\_ ことができない。しかるに、上足したように無しのエッ チング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14を除き基材12の紙厚を書 くし(約W/2の仮序となるようにする)、更にこの序 くされた坂厚を有する部分に第2のエッチング工程を実 低してリード3を形成することにより、突起9を有する リード3であっても狭ピッチ(図1に示されるリードピ 26 のは位置決めれてあり、リードパターン23の形式時に ッチP...)のリード形成を行うことが可能となる。ま た。同様の理由により、突起9(アウターリード部3 b) の配紋ピッチ (P... ) は、蓋材 1 2 の坂厚Wと結 るしいピッチまで铁ビッチ化することが可能となる。 【0060】尚、具体例としては、一般にリード基材と して用いられている佐厚0, 10am, 0, 15em, 0, 10amの基材を 所に挙げれば、板厚O、IDaeの基材ではアウターリード部 3 b及び突起 9 の最小ピッチ P... を0.10am (P... = ), 10ee)、インナーリード部3aの希小ピッチP。。 そ0. )See (P., =0.0See) とすることができる。また、仮序 10 5.15gmの名材ではアウターリードは36及び突起9の会 トピッテア... そ0.15ma(P... = 0.15ma)、インナー Jード部3mの食小ビッチΡ,. モ0.075mm (Γ., =0.07 es)とすることができる。更に、弦厚6,10meの基材では プウターリード部3b及び共起9の章小ピッテア... モ 10em (P... = 0.10em) . インナーリード部3mの最 ·ピッチP。, も0.10mm (P。, =0.10mm) とすることがで : る.

(0061)一方、突起9の形成位置に注意すると、突 ・;9の形式位置は図6に示されるマスク13の記載位置 こより戻められる。即ち、この図をに示されるマスク1 の配設位置を建立式更することにより、突起9の形成 屋を任意設定することが可能となる。このため、本実 例に切るリード形成方法では、弁部技成成子となる交 9の形成位属を自由属をもって放定することができ、 ってその之のられている世界が蘇彦県電子に富に交を を変象に形成することが可能となる。

ム20を形成するには、先丁回10に示されるような第 1の名材21と、図11に示されるような第2の名材2 2 モ用意する。

【0063】このを基材21、22は、重ね合わせるこ とにより突起りの所定高さ寸注Wとなるよう低序が遺定 されており、本実施例では各番材21、22の音原寸局 は共にW/2に放定されている。内、名誉材21、22 の低年はこれに放送されるものではなべ、黒ねきわせる ことにより突起9の所定省を寸法wとなる条件の名にそ {0059} ところが、交起9が形成されるリード3で 10 基材21、22で仮席を異ならせた根柢としてもよい。 【0064】 四10に示される第1の番材21は、例え ばま2アロイ年のリードフレーム材料により形成されて おり、エッテング処理式いはプレス打ちはさ処理事を干 の意味することにより、平面接した場合にリード3と同 一形状のリードパターン23が形成された疾症とされて いる。しかるに、第1実施例で説明したリード形成工程 と異なり、この状学のリードパナーン23には交配9は 形成されておらず、よってリードパターン23は全体的 にその復年がW/2とされている。 尚、図中25で示す 一度的に形成されるものである。

> 【0065】一方、図11に示される第2の基材22 は、子の42アロイ寺のリードフレーム材料に対しエッ テング処理式いはプレス打ちはき処理等を実施すること により、突起パターン24が形成された構成とされてい る。この突症パターン24は直珠状のパターン形状を有 しており、、 所定の突起 9 の形成位置を根拠するよう機 式されている。 尚、図26は位置決め孔であり、交配パ **ターン24の形成時に一体的に形成されるものである。**

【0066】上記模式とされた第1の基材21及び第2 の基材22は、位置鉄め孔25、26を用いて位置点の されつつ重ね合わされ致合される。この第1及び第2の 番号 2.1. 2.2 の複合は、異常性性変数を用いて注意し てもよく。またな世により持合してもよい。図12は、 第1の基材21と第2の基料22とが総合された状態を 示している。

【0067】上記のように第1の基材21と第2の基材 2.2とが推合された状態で、第2の基材2.2に形成され ている突起パターン24は、第1の基材21に形成され ているリードバターン23の研定要配形成位置の上記に 異な合わされるよう状式されている。

【0068】 Q13は、リードパターン23と共紀パタ ニン24とが重なりきった部位を拡大して示す平面図で あり、また電14はリードパターン23と来色パターン 24とが異なり合った部位を拡大して示する意図であ る。各国から明らかなように、領国で産業ノミのリード パターンででは、声じく広まではW/この中居じます。

【0069】上記のように第1の番材21と第2の番材 22とのほ合処理が終了すると、戌いて不要部分、具化 的には突起パターン24のリードパターン23と文単し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。 【0070】上記のように、本実路供により製造された リードフレーム20も無1実施的で製造されたリードフ レーム1.1 と同様に、リード3はインナーリード第3 a.アウターリード部36及び突起9が一体的に形成さ 10 モキ選体チップ2に向け存圧する。また、この胎虫28 れた異症となる。また、図10に示すリードパターン2 3の形成時においては、第1の基材21の仮序はW/2 とされているため、先に説明した底塚とリードピッチの 関係から勢らかなように、彼ピッチのリードパターン 2 3を形成することができる。

【0071】一方、突起9の形成位置に注目すると、突 記9の形成位置は第2の番材22に形成される突起パナ ーン24の形成位置により決められる。即ち、この交足 パターン24の形成位置を適宜変更することにより、交 民9の形成位置を任皇設定することが可能となる。この 10 ため、本実施例に乗るリード形成方法においても、外部 換款電子となる契配9の形成位置を含由皮をもって設定 することができ、よって子の定められている保証外記住 攻端子位屋に突起9を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の反明では、 リードフレーム11を用いた場合を興に挙げて反映す る)が形成されると、使いてリードフレーム11と半点 体チップ2を理合するほ合工程が実施される。以下、図 30 16万至回20を用いて接合工程について収明する。 【0073】 住金工程においては、先ず回】6に示され るようにリードフレーム11のインナーリード邸3a (検索すれば、促述する技能工程においてワイヤミがポ ンディングをれる郵位)に会メッキを施すことにより、 ボンディングパッド都27を形成する。

【0074】また。四17に示されるように、半端なテ ップ2の電腦パッドもの形成された面には、この電腦パ ッドもの毎点都位のみが同出する典式でポリイミド思り が配款される。このボリイミドは7はガラスを移成が1 00~300℃のものが過程されており、回17に示さ れる状態では単に中感体チップでに気置されただけの状 旅となっている。 従って、ポリイミド戻りが使尽しない よう。半導体チップ2は竜種パッド6の形成面が上式に 位属するよう配置されている。 向、キョルテップ 2 は形 権財政は行われておらずベアテップはとされている。主 ない 上記のポリイミ ド降さは、主義はデップでも形成す

数され半導体チップでには、配18に示されるようにも ードフレーム11が軽速される。この際、リードフレー ご。」に形成されているリード3(インナーリード部3 a)と、半導体チップでに形成されている電径パッド 6 とが核皮よく対向するよう。リードフレーム11に立因 及めされる.

16

【0076】上記のようにリードフレーム11が半点体 チップ2上の所定位置に収置されると、氏いて図19に 示されるように治異28が降下し、リードフレーム~) は加熱生産を具備しており、治典28で発生する熱はリ ードフレーム11モ介してポリイミドほ?に印加され **Š**.

【0077】上記ポリイミド輝では、半導体テップ2と リードフレーム11とモミミ的に比除する地段記材とし て従来より一般的に用いられているものであるが、本兒 明者はこのポリイミド値?を死定の長戌条件下に住くこ とにより推萃取として雑誌でもことを発見した。 臭作的 には、ポリイミド級7としてガラス転移点が100~3 0 0℃のものを使用し、かつこのポリイミド度 7 をガラ ス元移点+100~200℃に加熱すると共に、1~1 マス・・/cm'の神圧力を印加することにより、ポリ イミド戦?は推挙期として複姓するようになる。

【0078】よって、本実施的では上記の点に住自し、 半温体デップ2とリードフレーム11とのほ合粋に、治 具28に立けられているヒータによりポリイミド展7モ ガラス転移点+100~200℃に加熱すると共に、指 異28の加工によりポリイミド葉に1~10kg(/c m'の押圧力を印加する機成としている。これにより、 ポリイミド麻?は推着前として避難するようになり、キ 事体テップ2とリードフレーム11とモポリイミド狙? を用いて推奪することが可能となる。

【0079】 上記機成とすることにより、従来では必要 とされたポリイミド職モ半温体チップ2及びリードフレ 一ム11と辞写するための住意期は不見となり、 仮品コ 、ストの転載及び半導体装置1の延み立て工業の低級を図 ることができる。国20は、平導体チップ2とリードフ レーム11とがポリイミドボアにより作者された状態を 示している。

【0080】前、中海はテップ2とリードフレーム11 こう江こは、ポリイミド様でも思いて任会する方法には 定されるものではなく、従来のようにポリイミドはの馬 面に接着剤を性布しておき、この指導剤によりポリイミ ド順を介在させた状態で半点はチップでとリードフレー ム11と毛柱をする方法を用いてもよい、この様式で は、ポリイミド毎に大する遺産制度及び存在力制点が不 びとなり、原名工程を発用に出来することができる。

ド3と半頃はチップ2に形成されている電極パッド6と モワイヤ8で電気的に住板する技統工程が実施される。 【0082】 図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) Bをリード3に形成されたポンディ ングパッド部27(図16参照)と電極パッド6との間 に配放する処理を示している。原知のように、半温は装 置1の電気的特性を向上させる面からはワイヤ8の名さ は短い方がよく、また半温体装置1の小型化落型化のた めにはワイヤ 8 は低ループであることが窒ましい。

【0083】このため、ワイヤ8を配置するのにほルー 10 により針止された機能となる。 プポンディング圧を採用することが望ましい。低ループ ポンディング法も種々の方法が追案されているが、例え ば先ず半導体チップ2に形成されている点をパッド6に ワイヤ8をポンディングし、反いて垂直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち肚モ用いる状成と してもよい.

【0084】上記のように、リード3と名様パッド6と を電気的に接接するのにワイヤボンディング性を用いる きる。また、リード3と電板パッド5との間におけるワ イヤ8の引き囚しも比較的自由度を持って行うことがで 、きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤるが必要された状 気を示している.

【0085】上記のように推展工程を実施することによ り、奪極パッド6とリード3とがワイヤミにより電気的 に接続されると、鋭いて半導体チップ2の所定部分に針 止制度4を配数する対応能理配数工程が実易される。以 下、図23万至図25を用いて封止指揮配数工程につい、10 て放明する.

【0086】回23は、上記のき工程を実施することに よりリードフレーム11、ワイヤ8年が配益された半導 体テップ2を全型30に装着した状態を示している。全 型30は上型31と下型32とにより接成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップでは必要30内に ままされる.

【0087】上型31は、中級体チップ2が決撃された 状型で共起9及びリードフレーム11のクレドール33~40~ と当なする様成とされている。突起9の高さとクレドー ル33の高さは年しいため、よって上型31の形状は平 紙形状とされている。また、下型32は重要された半点 体チップ2の側部に空間部を有したキャビティ形状を有 しており、また単端はチップ2の国における底面にニャ ビティ33の応促と道理する機能とされている。

(0088) このように、 村上単原配数工場で無いる上

装置1の登品コストの低級に寄与することができる。 【0089】図24は金型30に対止用降4(製地で示 丁)を元集した伏撃を示している。 会型30に対止機能 4 を充填することにより、半導体チップ2の下型3 1 と 当推した上面(図23万至図25では下郎に位置する) を除く外席面は対止推荐4により対止される。また、エ 進はチップ2の疾病に配設されているリード3及びワイ ヤ 8 も針止性難 4 により針止された状態となる。また、 突尼9も上型31と返接している雑節を終き對止を指す

[0090] 図25は、対止複牒4が充壌処理された半 線体テップ2を企型30から触型した状態を示してい る。同間に示されるように、半導体チップ2の上面 2 a は対止密環4より森出しており、よってこの上面28よ り半端体チップで 兄生する熱を効率よくは無させるこ とができる。また、突息9の雑載98も対止能路4から 外部に叙出しており、従ってこの雑誌9aモ外記技統政 子として用いることができる。

【0091】図25に示される状態において、四中一点 ことにより、容易かつ高速度に推放処理を行うことがで、10 経緯で示す極所でリードフレーム11を切断することに より半導体整置を採成しても、個1に示す半導体装置1 と同様の効果を実現することができる。しかろに、図2 5に示す状態では、外部技際選手として組成する交起9 の雑瓢9aが封止樹間4の表面と話面ーとなっているた め、実装基版10に対する実装性が不良である。このた め、主実範囲においては、対止機器配設工程が終了した ほ、戦都9aにパン郡5モ形成するパンプ形成工程を実 難している。以下、パンプル成工役を図26万至図30 モ用いて広鳴する.

> 【0092】パンプ形成工程においては、先ず囚26に 示すように、対止程度4が配益された半導体チップ2の 全面に対してホーニング処理を持い、残害する治路高等 を除去すると共に、突起9の状態9aを提供に外部に成 出させる。ホーニング処理が終了すると、思いて図27 に示すように、対止避難4が記憶された単級はチップで モギ田様ろ4に接承し、突起9の雑就9aに半島を用い て外収メッキを行う(半田線をお見行号35で示す)。 この外名メッキに無いる中田としては、例えばPb:S n=1:9の総成比を有する半田の道用が考えられる。 図2 Bは、上記の方はメッキにより交配りの成骸9 aに 半田喰35が形成された状態を示している。

【0093】上記のように外袋メッキ処理が終了する と、疣いて半毎瓜35が形成された交配9の理影98に パンプSが形成される。このパンプSの形成方法として に危ゃの方法を従来することができ、例えば効率よくか つなおにバンプ5を形成しうる症者ハンプ方性を用いて も成してもよい。 直さらは、パンプミが中心を内容点を

リードフレーム11の切断処理が行われ、これにより、 図30に示される半導体装置1が形成される。 尚、この リードフレーム11の切断処理に元立ち、切断処理を容 易にするためにリードフレーム11の切断医所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対しては、続いて適定に作動するかどうかを試験するだは 工程が実施される。図31及び図33は、天々具なる半 基体装置1の試験方法を示している。図31に示される 試験方法では、パンプ5を装着しうる機能とされたソケット36を用い、このソケット36に半導体装置1を禁 着することによりパーイン等の試験を行うものである。

【0096】また、図32に示されるは数方法は、プロープ37を用いて半年体区図1の以数を行う方法である。半年体区図1は、針止世新4の数都位図にリード3の経路が針止制度4から延出した様式とされている。本は数方法では、これを利用して針止附配4から延出したリード3にプロープ37を接触させて以来を行う様式とされている。よって、本試数方法を採用することにより、中等体区図1を実装装板10に実在した後において 10も試験を行うことが可能となる。

【0097】図33は、半導体装置1を実装基板10に 実践する実施工程を示している。半減体装置1を実生基 板10に実践する方法としては、用却の値々の方法を基 用すすることが可能である。例えば、赤外親リフロー方 法を用い、半導体装置1に設けられているパンプ5を実 装基板10に形成されている電極第38にベースト等を 用いて仮止めし、その上で赤外親リフローがにおいてパ ンプ5を移起させることによりパンプ5と電極第38と を接合する方法を用いてもよい。

【0098】 続いて、上記した半級体集団の製造方法の変形例について以下説明する。図34万至図37は、天々突尾9の変形例を乗している。図34(A)、(B)に示される突尾9人は、その形状を円径状とした機成である。また、図37(C)に示される突尾98は、その形状を角径状とした機成である。このように、突尾9、9A、9Bの平面形状は増々選定できるものであり、バンブ5の積合性及び実験基底10に形成されている電弧38の形状等に応じて任意に形状を選定することが可能である。具体的には、例えばエッテング性により突尾の9、9A、9Bを形成するほとには、図6に示す突尾形成位個14に配数するマスク13の形状を建立を下ることにより突起9、9A、9Bの平面形状を認定を所受するにより突起9、9A、9Bの平面形状を容易に所受するに伏とすることができる。

Eによれば、突起表面における面積を大きくすっことができれンプ5との複合性の向上を図ることができる。 め、上記の突起9で~9 Eは、リード3 の所定突起形成位面に、連合性機能用率を用いて固定された映成とされている。

10

【0100】また図35(D)に示すのは、リード3をプレス加工等により運貨量性変形させることにより交形 9Fを形成したものである。このようにプレス広工なの型性加工を用いて突起9Fを形成することにより、悩めで容易に突起9Fを形成することができる。しかるに、この形成方法では、突起9Fの高さは世性加工破界値を上級とし、それ以上の書きに立ますることはできないという問題点も有する。

【0101】また、図36に示すのは、交配90日形成するのにワイヤボンディング技術を用い、スタッドパンプで売らつ交配基準位置に形成することにより突配9日としたことを特定とするものである。図36(A)は突配9日の形成方法を示しており、また図36(B)は突起9日を拡大して示している。

【0102】上記のように、突起90モワイヤボンディング技術を用いスタッドパンプで形成することにより、任意の位置に突起90モ形成することが可能となり、外配技技能子となる突起90モ形定位間に容易に形成することができる。また、突起90の形式は、半退年装置の登造工程の内、技術工程においてワイヤ8の記念時に一括的に形成することが可能となり、製造工程の原始化を図ることができる。

【(0103】また、突起9Gの高さはスタッドパンプを 推動機械み重ねて配益することにより任意に設定するこ とができる。図37(A)に示される突起9Hは、スタッドパンプを3個指み重ねることにより図36(B)に 示される1個のスタッドパンプにより突起9Gを形成した場成に比べて高さを高くしたものである。

【0104】また突起のあさそ高くする他の方法としては、中々?(B)に示されるように子のリード3にプロック状の基定性部材41を基準性様差取等により固定に示されるようにスタッドパンプ42を形成し、経暦して元本性性部41とスタッドパンプ42とが協助して元本を性部材41とスタッドパンプ42とが協助して元本の表式が協議としてもよい。この表式の成立のできまります。ことなるが、プロック状のようによりの応覚に表することなるが、プロック状のようで突起91の高さととなるが、プロック状のようで突起91の高さをとことができる。

(0105) 図3をは、顔を工権の変数的を示している。 上記した実践的では、図16万里図20に示したように生まなチップでとサードフレーム11とモデエタに

ム」」ともほ合する異成としてもよい。

【0106】また、テープ状体を刺45の配数位位は、 半導体チップ 2 の上面だけではなく、図3 8 に示される ようリードフレーム11の下面にも立けてもよく、また リードフレーム11の下面のみに登けた構成としてもよ い。更に、テープ状性差別 4.5 の配数電医は、電極パッ ド6の形成位置を除く区中矢印义で示す範囲であれば、 自由に設定することができる。 応、テーブ状態者刺4.5 は、半事体チップ2とリードフレーム11とを電気的に 絶縁する必要があるため、絶异性性軽減である必要があ。10 足9モ装着する凹部を形成しておくことにより、図45

【0107】図39万里図42は、接板工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように電極パッドもとリード3とを接続するの にワイヤ8を用いた核成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とを直接機能 するダイレクトリードホンディング (DLB) 方法を用 いたことを特徴としている。

【0108】図39及び回40に示す例では、リード3 そ例えば経音波波助子に接続された接合塩具46モ用い 10 の効果も実現することができる。自求項1及び建求項2 て直接的に栽培パッド6に茂合する根式とされている。 しかろに、この状成では左管反重動する性合治具4.6に より、電極パッド6にダメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、子 める低パッド6にスタッドパンプ47を配款しておき、 このスタッドバンプ47にリード3を当位させた上で加 **熱放鼻48 を用いてスタッドパンプ47を加急熔配し金** 近パッド6とリード3を推統する構成とされている。こ の投稿方法によれば、を在パッド6が根据するおそれは、30 なく、接続工程の信頼性を向上させることができる。

【0110】また、四39万至四42に示した技統工権 によれば、ワイヤ8を用いて電圧パッド6とリード36 技統する技成に比べて電気抵抗を依頼できるため、単導 体禁尼1の電気特性を向上させることができ、点逆の半 3年テップでに対応することができる。

【0111】図43万里図44は、対止管理記録工程の 文形例を示している。上記した実施的では、値23及び 図24に示されるように重型30を検戒する下型32の キャビティ 底面は 半温体テップ 2 の上面 2 a と直接当後 し、この上面ですには意無特性を向上させる最から封止 指揮4が配設されない検症とされていた。

【0.112】 しかろに、半導体装置1が使用される環境 が厳しい(例えば、多屋装成)等には放発性よりも製造 性帯をより必要とする場合が生じ、このような場合には 好止常語 4 により 主導体チップ 2 を完全に昇止する必要 がある。匿名3点が匿名4に示す金型50は、半点はき - ブミを村上を地上で完全に付出ても構成ともださい。

ャピティ52が、図43に示されるように半温化チップ 2の外角節から転励しており、よって図44に示される ように封止謝語4を食型に完成した状態で半端はチップ シニル上に対止出版々に対止された機成となる。このよ うに、半導体チップ2に対する対止歯指4の配数位置 は、食量30、50に形成される中ャビディ32、52 の形状を確定変更することにより任意に改定することが できる.

22

(0114)また、上型31にリード3に形成された来 に示されるような突起9が針止側離4から大きく突出し た供成の半退体装置 6 0 を形成することも可能である。 図45に示す中級体質数60は、交起9が対止制度4か ら大きく突出しているため実際基底10に対する実装性 は良好であり、よってお記した実施的に近る半導体禁煙 1のようにパンプ5を設ける必要はなく、半温体気度6 0の製造工程の簡単化を図ることができる。

[0115]

【発明の効果】上述の如くな発明によれば、下足の復々 記載の発明によれば、 半導体テップは対止制度により封 。 止されるため、耐熱性、磁気的生成及び耐量性を向上さ こうここができる。また、意思パッドとリードとの間で 尼森を引き回すことができるため、リードのレイアウト を見紙パッドのレイアウトに拘わらず益定することが可 鮮となり、実装基準とのマッチング性を向上させること ができる。また、対止網線は引き回された配象を確実に 保護するためこれによってもは既性を向上させることが でき、また外部技技総子は対止樹脂から自出しているた め実温基底との電気的推技を応賞に行うことができる。 【0116】また、彼木張3花粒の発明によれば、道太 半導体チップとリードとの地分材として記載されるポリ

イミド原を推奪取として思いてるため、半選体チップと リードの絶異と独合を一括的に行うことができ、よって 絶縁材と世界所とも制備に記念する核成に比べて核治の 府単化及び製造の容易化を図ることができる。

【01】7】また、鉄木項4記載の発明によれば、突起 モリードと一体的に形成したことにより、交配とリード モ別郷の材料により横成する場合に比べて横造の応差化 そ回ろことができる。また、は本央5花板の発明によれ ば、配乗としてフィヤを用いたことにより、利応したち ザツ、ドミリードとの間における配算の引き回しを容易 に行うことができる。

【0118】また、建本項を記載の発明によれば、突起 にパンプを形成したことにより、交配を直接実装基値に 実はする構成に比べて、 生活に空間の実は芸術へのほぼ を容易に行うことができる。また、技术指す記載の意味 可以的证:我在下的人员。不可以为 1 · 电电路电流电池

横成としているため、リードと半導体チップとの絶縁と 複合を一括的に行うことができる。

【0119】また、技統工程では半年体チップに形成さ れている竜極パッドと向記リードとも記録を引き回し様 成するため、この引き回しを選重設定することにより、 **宅塩パッドのレイアウトに対してリードのレイアウトを** 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、推成工程及び対止機能配益工程の 4 工程のみて製造される。このように少ない工程で半退 体装置が製造されるため、生産効率を向上させることが 10 てきる.

【0120】また、放水項8記載の発明によれば、ポリ イミド級に印加する歴度等も所定範密内に制御すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、確求項8記載の発明によれ ば、技肤工程で、電磁パッドとリードとモダイレクトリ ードポンディング圧を用いて電気的に位成するため、高 単かつ確実に電腦パッドとリードとの技数処理を行うこ とができる.

朝によれば、アウターリード部のリードビッチに対して インナーリード部のリードピッテが小さく以走されてい **るため、インナーリード部が電気的に接続される半導体** チップの電極パッドの配位ピッチが小さくてもこれに対 応させることができ、かつ実装基板と電気的に注釈され るアウターリード部のリードピッチは大きいため、支袋 基底への実装性を向上させることができる。また、安起 がアウターリード部に形成されることにより、この突起 モ外軍技法属子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、銀水項12及び銀水項13記載の発 勢によれば、突起が一体的に形成された狭ヒッチのリー ドモ本男に形成することができる。また、22米項14足 成の見明によれば、リードパターンを形成するリードパ ターン形成工性と、突起を形成する突起形成工性とも別 即に行うことにより、基材の序さを央逻の高さに向わら **ず選定することができ、よって厚い盃材を用いることに** よりリードパターンの女ピッチ化も図ることができる。 また、突尼形成工権においては、任意の高さを有する交 起を形成することが可能となり、設計の自由度を向上さ 40 ド蝶を配置する処理を改明するための配である。 せることができる。

【0123】更に、放水項15万至17配数の見効によ れば、英智形成工機において突起の形成を変あに行うこ とができる。

【国節の原集な反映】

【図1】 本発味の一実路施である中温体体層を示す試面 日である。

1万つ1 カロセニニタはホームステルルテザミニーデュ

示す底面区である。

【図4】 本見明の一変筋例である半端体装度の変形のモ 示す底面図である。

【図 S】 本発明に係るリードフレームの製造方圧の第: 実範例を反映するための窓であり、基材を示す窓であ

【図 6】 本見朝に紙るサードフレームの製造方法の第1 実施例を説明するための区であり、 所述位置にマスクを 足丘したせまを示す区である。

【図 7】本発明に係るリードフレームの製造方法の男! 実施例を反明するための間であり、第1のエッチングエ 理が終了した状態を示す図である。

【図8】本発明に係るリードフレームの包括方法の第1 実施例を説明するための邸であり、所定位はにマスクを 配益した状態を示す感である。

【図9】本見朝に係るリードフレームの製造方法の第1 実筋例を説明するための母であり、完成したリードフレ ームモ示す凶である。

【図1:0】本見朝に紙るリードフレームの製造方法の第 【0121】また、諸忠項10及び謀求項11記載の党 10 2実施例を説明するための図であり、第1の基材を示す 空である。

> 【図11】本発明に係るリードフレームの製造方法の第二 2 実施例を攻勢するための回であり、第2の基材を示す 図である.

【図 1 2】 本発明に係るリードフレームの製造方法の実 2 実販例を放明するための国であり、第1の基材と第2 の基材を推合した状態を示す回てある。

【図13】リードパターンと突起パターンとが重なり合 った野位を加大して示す平面配である。

【図14】リードパターンと突起パターンとが重なり合 った節位を拡大して示す側面図である。

【図15】本発明に括るリードフレームの製造方法の裏 2 実施例を説明するための間であり、完成したリードフ レームを示す値である。

【図16】本見明に係る半幕体装置の製造工程の接合工 性を説明するためのはてあり、ポンディングパッド部の 形成を反明するための回である。

【個17】本発明に係る半導体装度の製造工程の符合工 ほそ反映するための型であり、半導はデップにポリイミ

【図18】本発明に係る半導体装置の製造工程の符合工 性も攻勢でろための囚であり、半路はチップにリードフ レームを配送する処理を攻略するための間である。

【図19】本発明に係る半導体各種の製造工程の指含工 反を反閇するための図であり、ポリイミド度を注意剤と して眼鏡させて中央はチップとリードフレームとも珍古 下る処理を説明でるための区である。

【図21】本発明に低る半級体製量の製造工程の推設工 ほを説明するための図であり、キャピラリを用いてワイ ヤの記録処理を行っている状態を示す図である。

【四22】本発明に任る半導体監督の製造工程の程度工 役を反明するための図であり、電板パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半導体装置の製造工匠の封止製 妖配以工程を以明するための図であり、半導体チップが 全型に延宕された状態を反射するための図である。

【図24】本発明に応ち半導体基礎の製造工程の封止層 慈配設工程を放明するための回であり、金型に封止水原 が充填された状態を説明するための回である。

【図25】本発明に係る半導体装置の製造工程の封止署 放配な工程を表明するための図であり、徹底対比された 半導体チップが企型から製型された状態を反映するため の留である。

【図26】本見朝に係る半導体鉄道の製造工程のパンプ 形成工程を攻勢するための図であり、ホーニング処理を 実施している状態を示す回である。

【図27】本兄明に係る半導体装置の収造工程のパンプ 形成工程を説明するための図であり、外盆メッキ処理を 炎症している状態を示す図である。

【図28】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、外級メッキ処理が 終了した状態を示す因である。

【図29】本見明に築る半導体装置の製造工程のパンプ 形成工程を反射するための包であり、パンプを形成した 伏琴を示す図である。

【図30】本発明に採る半端体装置の製造工程のパンプ 30 9、9A~9 』 突起 形成工程を説明するための区であり、完成した半温は営 屋を示す空である。

【聞31】本見明に係る単連体経歴の試験工程を説明す るための口であり、ソケットを用いては誰を行う方法を 示下図である。

【図32】本発明に係る半線体装置の試験工理を説明す るための空であり、プローブを用いて試験を行う方法を 示す感である。

【図33】半導体装置を実営基底に実気する実施工程を 表明するための図である。

【四34】 突起の平面形状を異ならせた変形性を示す回 てある.

【図35) 突起の断定形状を異ならせた変形性を示す略 てある.

【図36】スタッドバンブにより交起を形成する様式を 異常するためのはである。

【四37】スタッドバンブにより突起も形成する味点の。

【図39】 程規模成の変形的を示す底であり、電優パッ ドに直接リードを搭接する方法を説明するための国であ

【図40】技统株成の変形病を示す図であり、意味パッ ドに直接リードが拒続された状態を示す区である。

【図41】性統領の変形例を示す図であり、名権バッ ドにリードモスタッドパンプを介して居民する方法を決 男丁ろための回である.

【節42】接続県成の変形的モデ丁間であり、電極パッ 10 ドにリードモスタッドパンプモ介して復復した状態を示 す望である。

【図43】対止部群配位工程の変形的を改明するための 日であり、全型に半導体テップが基本された状態を示す 図である.

【図44】対止密度を設工程の変形例を反明するための 図であり、全型に対止低端が充填された状態を示す図で ある.

【図45】突起が封止皆踏より大きく突出した後戌の半。 導体装置を示す回である。

20 【符号の反映】

1.60 华森传统建

2 単導体チップ

3 4- 8

3 a インナーリード郎

3 b アウターリード船

4 對止樹脂

5 パンプ

6 電極パッド

8 714

10 実際基礎

11.20 リードフレーム

12 EM

13.17 722

21 第1の単は

22 第2の単数

23 リードパターン

24 英起パターン

28 M.E.

10 29 キャピラリ

30.50 全型

32.51 下型


33.52 =+ ビディ

34 辛田様


. 41 82580


(**≥**i)


21





















[5245]



プロントページの技会

(72) 発明者 宇野 正

神奈川県川崎市中原区上小田中1015春

地 富士运株式会社内

(71)兒明者 庭訳 哲也

神荒川県川崎市中原医上小田中1015春

地 富士遊技式会社內

(72)発明者 協 政樹

度児島県庭康部入来町制田5950番地 株式会社九州客士通エレクトロニクス内

# JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

#### [CLAIMS]

5

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

191561 vi

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pags not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- The semiconductor device according to claim 1 or 2,
   wherein the semiconductor chip and the leads are bonded together
   by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.
- 10 II. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

  process for a blank while using a mask arranged on the blank at the protrusion forming region; and
  - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

. 25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

591561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

# [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be down-sized has resulted in efforts to achieve an increased density and increased mounting efficiency of semiconductor devices. It is also expected to obtain an improvement in the reliability of electronic appliances. In addition, there is demand for an improvement in the reliability of semiconductor devices.

Furthermore, it is expected for semiconductor devices to achieve a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

#### 15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi-chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

### [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

. 25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

#### [MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

10

15

20

25

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

25

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

#### [FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions—and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the neight of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the binding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

#### [EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

15

20

10

15

20

·` 25

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 8, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

10

15

20

25

of the semiconductor chip 2 formed with the electrose pads  $\ell$ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W: from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h  $\leq$  H  $\leq$  W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible 15 small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pacs 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the electrode pads 6 centrally formed on the semiconductor chip 2 10 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

20

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 Alloy and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

15

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank II. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cracles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Fin of the inner lead portions 3a corresponding to 0.10 mm (Fin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

2.5

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

The first blank 21 shown in Fig. 10 is made of a lead frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is determined by the position of the protrusion pattern 24 formed at the second blank 22. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the protrusion pattern 24. For this reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating

member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition. In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

applied with a pressure of 1 to 10 Kgf/cm<sup>2</sup>.

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 18 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the pending process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires B. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire B is bonded at one end thereof to an associated one of the electrode pad 6 formed on

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

25

the mold 30.

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 15 semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

In the bump forming process, the semiconductor chip I encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end 9a of each protrusion 9 is completely removed, there causing the end 9a to be completely exposed. After completion of the noning process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

20 After completion of the above mentioned scider plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and 20 - easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate.

4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

Fig. 33 illustrates a mounting process for mounting the

. 10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each pump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described.

Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 3B formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

25 The protrusion may also have a structure provided with a

15

25

round recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion 9F is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion 9F can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion 9F cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by
vertically overlapping a plurality of stud bumps together.
Referring to Fig. 37A, a protrusion 9H is illustrated which is
formed by vertically overlapping three stud bumps together. In
this case, the protrusion 9H has an increased height, as
compared to the protrusion 9G of Fig. 36B constituted by one
stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 36.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

10

:5

20

25

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrone page 6 using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

10

15

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

5

### [EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

20

2.5

15

20-

25

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor onip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

15

20

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.